


Universidade do Vale do Itajaí - Projeto de Sistemas Digitais
Professor - Douglas Rossi de Melo
Avaliação 2 – Projeto de Circuitos Combinacionais - TMR

Instruções:


1. Esta avaliação pode ser realizada em grupos de até três alunos.
2. Esta avaliação tem por objetivo consolidar o aprendizado sobre o projeto de circuitos combinacionais usando VHDL e uma técnica de tolerância a falhas.
3. Os circuitos devem ser descritos em VHDL, sintetizados na ferramenta Quartus (para diagrama RTL) e verificados com o uso de testbenches no ambiente EDA Playground.
4. Os nomes dos sinais de entrada e de saída dos circuitos apresentados são voltados a facilitar a prototipação em dispositivo FPGA, que está fora do escopo desta avaliação mas poderá ser feita em oportunidade futura.
5. Aplique o seguinte guia de estilo na codificação VHDL:
 - a. Tabulação com 02 espaços (substituindo tabs por espaços);
 - b. Palavras reservadas da linguagem em caixa baixa;
 - c. Nomes de sinais em caixa alta (exceto os prefixos);
 - d. Utilize os seguintes prefixos para identificar os nomes:
 - i_NOME : pino de entrada
 - o_NOME : pino de saída
 - w_NOME : fio interno
 - u_NOME : instância de componente
6. Deve ser postado um relatório no **Portfólio do Material Didático** que contenha:
 - a. Identificação dos autores e do trabalho
 - b. Enunciado de cada circuito
 - c. Códigos VHDL dos circuitos e testbenches
 - d. Diagramas RTL das estruturas internas dos circuitos
 - e. Diagramas de formas de onda das simulações
 - f. Captura de tela do console indicando o resultado de cada simulação
 - g. Discussão dos resultados

Descrição dos projetos a serem desenvolvidos

Projeto 1. Implemente um circuito de compartilhamento de canal composto de um multiplexador com duas entradas atribuídas a chaves (*SWs*) ligado a um demultiplexador com saída em dois leds (*LEDs*), ambos controlados pela mesma chave de seleção (*SEL*), conforme ilustrado pelo diagrama que segue.



Projeto 2. A redução do comprimento do canal dos transistores e o aumento da frequência de operação fazem com que os componentes de um sistema integrado estejam cada vez mais suscetíveis a fontes de ruído internas (fonte de alimentação, diafonia, etc.) e externas (interferência eletromagnética, partículas alfa, etc.). Essas fontes podem resultar em faltas, sendo que uma falta pode vir a produzir um erro. Um exemplo de erro que pode ocorrer é a inversão de um bit de um dado em uma linha de comunicação. Modifique o circuito do Projeto 1 incluindo uma porta XOR para emular a injeção de erros de mudança de bit, a qual deve ser acionada por meio de um *push-button* (*BT0*), conforme ilustrado no diagrama de blocos a seguir.



Projeto 3. Uma técnica que busca prover confiabilidade em sistemas suscetíveis a ruídos é a tolerância modular tripla ou TMR (Triple Modular Redundancy). Essa técnica consiste na replicação de recursos e uso de um votador com três entradas que seleciona o valor produzido pela maioria das entradas e o apresenta na saída. Esse circuito permite detectar e corrigir a inversão de um bit. Modifique o circuito do Projeto 2 replicando a linha de comunicação com a técnica de TMR, incluindo a injeção de faltas em cada uma das três linhas por meio de 3 *push-buttons* (BTs) e um circuito votador que deve ser desenvolvido seguindo a metodologia de projetos de circuitos combinacionais apresentadas em sala de aula. *OBS: a prototipação do circuito em placa será feita quando retornarmos às atividades presenciais.*

